Pless体制由（)个J－K触发器和一个循环计数器联接而成A.1B.2C.3D.4

用PLA和J－K触发器实现一个模8的同步可逆计数器。当控制端X=1时

用PLA和J-K触发器实现一个模8的同步可逆计数器。当控制端X=1时，为加计数；当X=0时，为减计数。

J－K触发器使用了（)个LFSRA.1B.2C.3D.4

J-K触发器使用了()个LFSRA 1B 2C 3D 4

由与非门构成的基本RS触发器的约束条件是______。

由与非门构成的基本RS触发器的约束条件是______。

由与非门构成的基本RS触发器的约束条件是______。

由与非门构成的基本RS触发器的约束条件是______。

主从JK触发器______。 A．要求触发信号具何特殊的边沿 B．

主从JK触发器______。A．要求触发信号具何特殊的边沿B．存在“一次性变化”问题C．与边沿JK触发器功能不同D．与边沿D触发器功能相同

试用上升沿触发的D触发器设计一个1101序列检测器 它有一个输入

试用上升沿触发的D触发器设计一个1101序列检测器，它有一个输入端A和一个输出端Y

用ROM和D触发器设计一个同步五进制加法计数器。

用ROM和D触发器设计一个同步五进制加法计数器。

以下对触发器概念理解正确的是（)。A.触发器经常用于加强数据的

以下对触发器概念理解正确的是()。A 触发器经常用于加强数据的完整性约束和业务规则等，其由事件来触发执行。B 触发器一旦被激活，则触发动作体在触发器

当主从型JK触发器的CP J K端分别加上图21－18所示的波形时 试

当主从型JK触发器的CP，J，K端分别加上图21-18所示的波形时，试画出Q端的输出波形。设初始状态为0。

当可控RS触发器（见图21.1.4（a))的CP S和R端加上图21.1.3所示

当可控RS触发器(见图21 1 4(a))的CP，S和R端加上图21 1 3所示的波形时，试画出Q端的输出波形。设初始状态为“0”和“1”两种情况。