当前位置: 首页 > 财会类 > 问题详情
问题

D触发器组成的电路如图a)所示。设Q1 Q2的初始态是0 0 已知CP脉冲波型 Q2的波形是图b)中哪个图形?

D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0,已知CP脉冲波型,Q2的波形是图b)中哪个图形?

发布时间:2024-04-24
参考答案

答案:A解析:提示:从时钟输入端的符号可见,该触发器为正边沿触发方式。即:当时钟信号由低电平上升为髙电平时刻,输出端的状态可能发生改变,变化的逻辑结果由触发器的逻辑表决定。

相关问题
  • JK触发器及其输入信号波形如图所示 那么 在t=t0和t=t1时刻 输

    JK触发器及其输入信号波形如图所示,那么,在t=t0和t=t1时刻,输出Q分别为:

    答案解析
  • 触发器D如图20所示 可以判定触发器的状态是( )。

    触发器D如图20所示,可以判定触发器的状态是( )。A、不变B、置1C、计数D、置0

    答案解析
  • 逻辑电路如图所示 A=“0”时 C脉冲来到后 JK触发器应:

    逻辑电路如图所示,A=“0”时,C脉冲来到后,JK触发器应:A 具有计数功能B 置“0”C 置“1”D 保持不变

    答案解析
  • JK触发器及其输入信号波形如图所示 该触发器的初值为0 则它的

    JK触发器及其输入信号波形如图所示,该触发器的初值为0,则它的输出Q为:

    答案解析
  • 逻辑电路如图所示 当A=“0” B=“1”时 C脉冲来到后 D触发器应( )。

    逻辑电路如图所示,当A=“0”,B=“1”时,C脉冲来到后,D触发器应( )。 A 具有计数功能B 保持原状态C 置“0”D 置“1”

    答案解析
  • 在图示逻辑电路中 触发器的初始状态是“1”态 当RD端保持高电

    在图示逻辑电路中,触发器的初始状态是“1”态,当RD端保持高电平,在SD端加一负脉冲时,触发器的新态是( )。A 翻转到“0”态B 保持“1”态C 先翻

    答案解析
  • 用JK触发器搭12进制计数器 最少需要( )个JK触发器。

    用JK触发器搭12进制计数器,最少需要( )个JK触发器。A、12B、6C、4D、3

    答案解析
  • 逻辑电路如图所示 A=“1”时 C脉冲来到后D触发器(  )。

    逻辑电路如图所示,A=“1”时,C脉冲来到后D触发器(  )。A.具有计数器功能B.置“0”C.置“1”D.无法确定

    答案解析
  • 逻辑电路如图所示 A=“1”时 C脉冲来到后 D触发器应:

    逻辑电路如图所示,A=“1”时,C脉冲来到后,D触发器应:A 具有计数器功能B 置“0”C 置 “1”D 无法确定

    答案解析
  • 由JK触发器组成的应用电器如图所示 设触发器的初值都为0 经分

    由JK触发器组成的应用电器如图所示,设触发器的初值都为0,经分析可知是一个:A 同步二进制加法计算器B 同步四进制加法计算器C 同步三进制加法计算器D 同

    答案解析

最新问题

Copyright © 2016-2023 114题库网(114158.com)All Rights Reserved.  免责声明 豫ICP备19007809号-5